

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-312899

(43)Date of publication of application : 26.11.1993

(51)Int.Cl. G01R 31/26
G01R 31/28

(21)Application number : 04-113625

(71)Applicant : ADVANTEST CORP

(22)Date of filing : 06.05.1992


(72)Inventor : CHOKAI TAKASHI

(54) LIQUID CRYSTAL DRIVER IC TEST DEVICE

(57)Abstract:

PURPOSE: To provide a driver IC test device easy to judge the condition good or not and minimum in the test time.

CONSTITUTION: This device is provided with a driver IC1 wherein selection of test voltages V1 to V4 is carried out by a switch and the selected voltage V1 is supplied, and the output voltage VOUT1 appears at a plurality of output terminals by an output voltage control CLK, and a differential comparator 30 corresponding to the output terminals of the driver IC1. The output terminals of the driver IC1 is connected to the non-inversed input of the corresponding comparator 30. A reference voltage circuit 20 generates a plurality of reference voltages VREF1 in synchronization with the output voltage control CLK. The output end of the circuit 20 is connected to the inverse input of the comparator 30, the output of the differential comparator 30 is connected to the input of the corresponding dual comparator 40, and the output of the comparator 40 is connected to a good or not judgement unit 60.



LEGAL STATUS

[Date of request for examination] 05.04.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3180435

[Date of registration] 20.04.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-312899

(43)公開日 平成 5 年(1993)11月26日

(51)Int.Cl.⁵

識別記号

庁内整理番号

F I

技術表示箇所

G 0 1 R 31/26

G 9214-2 G

31/28

6912-2 G

G 0 1 R 31/ 28

R

審査請求 未請求 請求項の数 2 (全 7 頁)

(21)出願番号

特願平4-113625

(22)出願日

平成 4 年(1992) 5 月 6 日

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町 1 丁目32番 1 号

(72)発明者 島海 隆

東京都練馬区旭町 1 丁目32番 1 号 株式会
社アドバンテスト内


(74)代理人 弁理士 草野 卓 (外 1 名)

(54)【発明の名称】 液晶駆動ドライバ I C 試験装置

(57)【要約】

【目的】 合否の判定容易、試験時間極小のドライバ I C 試験装置を提供する。

【構成】 試験電圧 $V_1 \sim V_4$ の選択は切り替えスイッチ $S_{V1} \sim S_{V4}$ により実施され、選択された試験電圧 V_1 が供給されてその出力電圧 V_{OUT1} は出力電圧制御 CLK により複数の出力端子に現れるドライバ I C 1 を具備し、ドライバ I C 1 の複数の出力端子に対応して差動比較器 30 を具備し、ドライバ I C 1 の出力端子 T_{OUT} は対応する差動比較器 30 の非反転入力に接続し、複数の基準電圧 V_{REF1} を出力電圧制御 CLK に同期して発生する基準電圧回路 20 を具備し、基準電圧回路 20 の出力端は差動比較器 30 の反転入力に接続しており、差動比較器 30 の出力は対応するデュアル・コンパレータ 40 の入力に接続し、コンパレータ 40 の出力は合否判定器 60 に接続するである液晶駆動ドライバ I C 試験装置。



(2)

【特許請求の範囲】

【請求項1】 複数の試験電圧の選択は試験電圧切り替えスイッチにより実施され、選択された試験電圧が供給されてその結果である出力電圧は出力電圧制御C L Kにより複数の出力端子に順次に現れる様に構成される液晶駆動ドライバI Cを具備し、液晶駆動ドライバI Cの複数の出力端子のそれぞれに対応して差動比較器を具備し、液晶駆動ドライバI Cの出力端子は対応する差動比較器の非反転入力に接続しており、複数の基準電圧を出力電圧制御C L Kに同期して発生する基準電圧回路を具備し、基準電圧回路の出力端は差動比較器それぞれの反転入力に接続しており、差動比較器の出力はそれぞれの対応するデュアル・コンパレータの入力に接続し、デュアル・コンパレータの出力はそれぞれ合否判定器に接続するものであることを特徴とする液晶駆動ドライバI C測定装置。

【請求項2】 請求項1に記載される液晶駆動ドライバI C測定装置において、差動比較器それぞれの反転入力および非反転入力にアッテネータを具備し、差動比較器の出力とデュアル・コンパレータの入力との間にそれぞれアッテネータによる減衰を補償する倍率増幅器を具備すること特徴とする液晶駆動ドライバI C測定装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、液晶駆動ドライバI C測定装置に関し、特に基準電圧と試験測定されるべきI C出力端子電圧との間の差電圧を高精度に検出することができると共に合否の判定を容易に実施することができ、そして、測定開始から測定終了に至る測定時間の極く小さい液晶駆動ドライバI C測定装置に関する。

【0002】

【従来の技術】 液晶駆動ドライバI C測定装置の従来例を図1を参照して説明する。液晶駆動ドライバI C1は比較的高圧の複数種の電圧例えば電圧 $V_1 \sim V_4$ の4種を出力するものであり、出力端子TOUTの数は80ないし160端子或はそれ以上の多数にのぼる。出力端子TOUTの数は今後も増加する傾向にある。

【0003】 そこで、図1に示される如く、液晶駆動ドライバI C1を試験する場合にD Cパラメトリック試験装置が従来採用されてきた。詳細な説明は省略するが、このD Cパラメトリック試験装置は抵抗を単に組み合わせたアッテネータを採用して構成されたものである。図1において、入力される比較的高圧の試験電圧 $V_1 \sim V_4$ の選択を試験電圧切り替えスイッチ $S_{V1} \sim S_{V4}$ により実施し、試験電圧切り替えスイッチ S_{V1} を介して先ず第1に選択された電圧 V_1 が液晶駆動ドライバI C1に供給されてその結果である出力電圧 V_{OUT1} は出力電圧制御C L Kにより出力端子TOUT1～出力端子TOUT160に順次に現れる様に構成されている。出力端子TOUT1～出力端子TOUT160に順次に現れる出力電圧 V_{OUT1} は出力電圧

切り替えスイッチ $S_{T1} \sim S_{T160}$ を介して順次にD Cレベル測定器50に供給されて結果の判定が実施される。ここで、出力電圧切り替えスイッチ $S_{T1} \sim S_{T160}$ も出力電圧制御C L Kに同期して制御されるもとする。次いで選択された電圧 V_2 が液晶駆動ドライバI C1に供給されて、同様にその結果である出力電圧 V_{OUT2} が出力端子TOUT1～出力端子TOUT160に順次に現れ、出力切り替えスイッチ $S_{T1} \sim S_{T160}$ を介して順次にD Cレベル測定器50に供給されて結果の判定が実施される。以下、同様である。上述の如くに出力端子TOUT1～出力端子TOUT160に順次に現れる電圧を順次にD Cレベル測定器50に供給して結果の判定が実施され、試験測定が完了する。この試験測定時間はおおよそ下記の通りとなる。

測定時間＝出力端子数×電圧値種類の数×出力端子当りのD Cレベル測定時間

$$= 160 \times 4 \times 10 \text{ ms} = 6.4 \text{ s}$$

【0004】

【発明が解決しようとする課題】 上述の通りのD Cパラメトリック試験装置は抵抗を単に組み合わせたアッテネータを採用して構成されたものであることに起因して、比較的に高電圧により駆動されるI Cを試験測定する場合、電圧レベルの試験測定を高精度に、容易に実施することが困難であり、そして測定開始から測定終了に至る測定時間は6.4S というように大きいものであった。

【0005】 この発明は、上述の通りの問題を解消した液晶駆動ドライバI C測定装置を提供するものである。

【0006】

【課題を解決するための手段】 複数の試験電圧 $V_1 \sim V_4$ の選択は試験電圧切り替えスイッチ $S_{V1} \sim S_{V4}$ により実施され、選択された試験電圧 V_1 が供給されてその結果である出力電圧 V_{OUT1} は出力電圧制御C L Kにより複数の出力端子TOUT1～出力端子TOUT160に順次に現れる様に構成される液晶駆動ドライバI C1を具備し、液晶駆動ドライバI C1の複数の出力端子TOUT1～出力端子TOUT160のそれぞれに対応して差動比較器30を具備し、液晶駆動ドライバI C1の出力端子TOUTは対応する差動比較器30の非反転入力に接続しており、複数の基準電圧 $V_{REF1} (= V_1 \sim V_4)$ を出力電圧制御C L Kに同期して発生する基準電圧回路20を具備し、基準電圧回路20の出力端は差動比較器30それぞれの反転入力に接続しており、差動比較器30の出力はそれぞれの対応するデュアル・コンパレータ40の入力に接続し、デュアル・コンパレータ40の出力はそれぞれ合否判定器60に接続するものである液晶駆動ドライバI C測定装置を構成し、そして請求項1に記載される液晶駆動ドライバI C測定装置において、差動比較器30それぞれの反転入力および非反転入力にアッテネータ70或は70'を具備し、差動比較器30の出力とデュアル・コンパレータ40の入力との間にそれぞれアッテネータによる減衰を補償する倍率増幅器80を具備する液晶駆動

(3)

タイプIC測定装置を構成した。

【0007】

【実施例】この発明による液晶駆動ドライバIC測定装置の実施例を図2を参照して説明する。この発明による液晶駆動ドライバIC測定装置は試験測定されるべきIC1の出力端子TOUT1～出力端子TOUT160のそれぞれに対応して差動比較器30を具備せしめる。試験測定されるべきIC1の出力端子TOUTは対応する差動比較器30の非反転入力に接続する。20は試験電圧V1～V4が入力される基準電圧回路であり、その出力端は差動比較器30の非反転入力に接続している。この出力電圧の印加に同期して基準電圧VREFを差動比較器30の反転入力に印加する。差動比較器30の出力はそれぞれに対応して具備されたデュアル・コンパレータ40に供給される。なお、デュアル・コンパレータ40の上下の基準電圧VOLおよびVOHは一樣に保持する。

【0008】ここで、この発明による液晶駆動ドライバIC測定装置も、図1に示される従来例と同様に、入力される比較的高圧の試験電圧V1～V4の選択を試験電圧切り替えスイッチSV1～SV4により実施し、試験電圧切り替えスイッチSV1を介して先ず第1に選択された電圧V1が液晶駆動ドライバIC1に供給されてその結果である出力電圧VOUT1は出力電圧制御CLKにより出力端子TOUT1～出力端子TOUT160に順次に現れる様に構成されている。出力端子TOUT1～出力端子TOUT160に順次に現れる出力電圧VOUT1は差動比較器301～30160の非反転入力に順次に供給される。これに対し、差動比較器301～30160の反転入力には基準電圧回路20の出力端から出力電圧制御CLKに同期して基準電圧VREF1(=V1)が供給される。ここで、差動比較器30の出力は、

$$V_{01} \sim V_{0160} = V_{OUT} - V_{REF}$$

である。これらの差動比較器30の出力は順次にデュアル・コンパレータ40に供給され、これらの出力V01～V0160は合否判定器60に順次に供給され、ここにおいて合格条件を満足しないICには不合格判定がなされる。試験電圧V2～V4が選択された場合も同様である。

【0009】デュアル・コンパレータ40の上下の電圧レベルをVOLおよびVOHとすると、合格条件は、

$$V_{OL} \leq V_0 \leq V_{OH}$$

である。合否判定のタイミング・チャートは図3に示される通りである。図3に示される例において、基準電圧VREF2の場合に鎖線により示されるVOUT2の出力の場合は出力レベルは電圧レベルVOHを超え、不合格(フェイル)と判定される。

【0010】次に、この発明の他の実施例を図4を参照して説明する。図4において、差動比較器30の反転入力端および非反転入力端には減衰量A以下のアッテネータ70'を具備する。この構成することにより、

試験測定されるべきIC1から出力されるVOUTと基準電圧VREFとの間の差電圧は1/A以下に減衰せしめられる。この減衰を後段の倍率増幅器80により補償することにより測定精度を向上することができる。減衰を更に大きくし、これを後段の倍率増幅器80の倍率を更に大きくして補償することにより測定精度を更に向上することができる。また、差動比較器30の出力をA倍することにより測定誤差を1/Aにすることができる。

【0011】

【発明の効果】差動比較器30を採用することにより高精度に基準電圧VREFと試験測定されるべきIC1の出力端子電圧VOUTとの間の差電圧を検出できると共に後段のデュアル・コンパレータ40により合否の判定を容易に実施することができる。

【0012】そして、図3の合否判定のタイミング・チャートによると、測定開始から測定終了に至る測定時間は4msである。従って、差動コンパレータ装置を採用したこの発明の液晶駆動ドライバIC測定装置による測定時間÷DCパラメトリック試験装置による測定時間=4×10⁻³÷6.4=1÷1600である。即ち、この発明の差動コンパレータ装置による測定時間の短縮割合は従来のDCパラメトリック試験装置による測定時間の1/1600ということである。

【0013】また、差動比較器30の入力端にアッテネータを具備してIC1から出力されるVOUTと基準電圧VREFとの間の差電圧を減衰せしめ、この減衰を後段の倍率増幅器80により補償することにより測定精度を向上することができる。更に、差動比較器30の出力をA倍することにより測定誤差を1/Aにすることができる。

【図面の簡単な説明】

【図1】液晶駆動ドライバIC測定装置の従来例を説明する図。

【図2】この発明の実施例を説明する図。

【図3】合否判定のタイミング・チャート。

【図4】この発明の他の実施例を説明する図。

【符号の説明】

SV 試験電圧切り替えスイッチ

VOUT 出力電圧

CLK 出力電圧制御

TOUT 出力端子

VREF 基準電圧

1 液晶駆動ドライバIC

20 基準電圧回路

30 差動比較器

40 デュアル・コンパレータ

60 合否判定器


70 アッテネータ

70' アッテネータ


80 倍率増幅器

(4)


【図1】



【図4】




【図2】



(5)

【図3】



【手続補正書】

【提出日】平成5年4月14日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】液晶駆動ドライバIC試験装置

【特許請求の範囲】

【請求項1】 複数の試験電圧の選択は試験電圧切り替えスイッチにより実施され、選択された試験電圧が供給されてその結果である出力電圧は出力電圧制御CLKにより複数の出力端子に順次に現れる様に構成される液晶駆動ドライバICの多数の出力端子のそれぞれに対応して差動比較器を具備し、液晶駆動ドライバICの出力端子は対応する差動比較器の非反転入力に接続しており、複数の基準電圧を出力電圧制御CLKに同期して発生する基準電圧回路を具備し、基準電圧回路の出力端は差動比較器それぞれの反転入力に接続しており、差動比較器の出力はそれぞれの対応するデュアル・コンパレータの入力に接続し、デュアル・コンパレータの出力はそれぞれ合否判定器に接続するものであることを特徴とする液晶駆動ドライバIC試験装置。

【請求項2】 請求項1に記載される液晶駆動ドライバIC試験装置において、差動比較器それぞれの反転入力および非反転入力にアッテネータを具備し、差動比較器の出力とデュアル・コンパレータの入力との間にそれぞれアッテネータによる減衰を調整する倍率増幅器を具備

すること特徴とする液晶駆動ドライバIC試験装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、液晶駆動ドライバIC試験装置に関し、特に基準電圧と試験されるべきIC出力端子電圧との間の差電圧を高精度に検出することができると共に合否の判定を容易に実施することができ、そして、試験開始から試験終了に至る試験時間の極く小さい液晶駆動ドライバIC試験装置に関する。

【0002】

【従来の技術】 液晶駆動ドライバIC試験装置の従来例を図1を参照して説明する。液晶駆動ドライバIC1は比較的高圧の複数種の電圧例えば電圧 $V_1 \sim V_4$ の4種を出力するものであり、出力端子 T_{OUT} の数は80ないし160端子或はそれ以上の多数にのぼる。出力端子 T_{OUT} の数は今後も増加する傾向にある。

【0003】 そこで、図1に示される如く、液晶駆動ドライバIC1を試験する場合にDCパラメトリック試験装置が従来採用されてきた。詳細な説明は省略するが、このDCパラメトリック試験装置は電圧発生、電圧測定器及び電圧発生、電圧測定器を採用して構成されたものである。図1において、入力される比較的高圧の試験電圧 $V_1 \sim V_4$ の選択を試験電圧切り替えスイッチ $S_{V1} \sim S_{V4}$ により実施し、試験電圧切り替えスイッチ S_{V1} を介して先ず第1に選択された電圧 V_1 が液晶駆動ドライバIC1に供給されてその結果である出力電圧 V_{OUT1} は出力電圧制御CLKにより出力端子 $T_{OUT1} \sim$ 出力端子 T_{OUT160} に順次に現れる様に構成されている。出力端子 $T_{OUT1} \sim$

(6)

OUT1～出力端子TOUT160に順次に現れる出力電圧VOUT1は出力電圧切り替えスイッチST1～ST160を介して順次にDCレベル測定器50に供給されて結果の判定が実施される。ここで、出力電圧切り替えスイッチST1～ST160も出力電圧制御CLKに同期して制御されるものとする。次いで選択された電圧V₂が液晶駆動ドライバIC1に供給されて、同様にその結果である出力電圧VOUT2が出力端子TOUT1～出力端子TOUT160に順次に現れ、出力切り替えスイッチST1～ST160を介して順次にDCレベル測定器50に供給されて結果の判定が実施される。以下、同様である。上述の如くに出力端子TOUT1～出力端子TOUT160に順次に現れる電圧を順次にDCレベル測定器50に供給して結果の判定が実施され、試験が完了する。この試験時間はおおよそ下記の通りとなる。

測定時間＝出力端子数×電圧値種類の数×出力端子当りのDCレベル試験時間

$$=160 \times 4 \times 10 \text{ ms} = 6.4 \text{ s}$$

【0004】

【発明が解決しようとする課題】上述の通りのDCパラメトリック試験装置は電流発生、電圧測定器及び電圧発生、電流測定器を採用して構成されたものであることに起因して、比較的に高電圧により駆動されるICを試験する場合、電圧レベルの試験を高精度及び高速に、容易に実施することが困難であり、そして試験開始から試験終了に至る測定時間は6.4Sというように大きいものであった。

【0005】この発明は、上述の通りの問題を解消した液晶駆動ドライバIC試験装置を提供するものである。

【0006】

【課題を解決するための手段】複数の試験電圧V₁～V₄の選択は試験電圧切り替えスイッチSV1～SV4により実施され、選択された試験電圧V₁が供給されてその結果である出力電圧VOUT1はテストパターンに同期した出力電圧制御CLKにより多数の出力端子TOUT1～出力端子TOUT160に順次に現れる様に構成される液晶駆動ドライバIC1の多数の出力端子TOUT1～出力端子TOUT160のそれぞれに対応して差動比較器30を具備し、液晶駆動ドライバIC1の出力端子TOUTは対応する差動比較器30の非反転入力に接続しており、複数の基準電圧VREF1(=V₁～V₄)をテストパターンに同期した出力電圧制御CLKに同期して発生する基準電圧回路20を具備し、基準電圧回路20の出力端は差動比較器30それぞれの反転入力に接続しており、差動比較器30の出力はそれぞれの対応するデュアル・コンパレータ40の入方に接続し、デュアル・コンパレータ40の出力はそれぞれ合否判定器60に接続するものである液晶駆動ドライバIC試験装置を構成し、そして請求項1に記載される液晶駆動ドライバIC試験装置において、差動比較器30それぞれの反転入力および非反転入力にアッテネー

タ70或は70'を具備し、差動比較器30の出力とデュアル・コンパレータ40の入方との間にそれぞれアッテネータによる減衰を補償する倍率増幅器80を具備する液晶駆動ドライバIC測定装置を構成した。

【0007】

【実施例】この発明による液晶駆動ドライバIC試験装置の実施例を図2を参照して説明する。この発明による液晶駆動ドライバIC試験装置は試験されるべきIC1の出力端子TOUT1～出力端子TOUT160のそれぞれに対応して差動比較器30を具備せしめる。試験されるべきIC1の出力端子TOUTは対応する差動比較器30の非反転入力に接続する。20は試験電圧V₁～V₄が入力される基準電圧回路であり、その出力端は差動比較器30の非反転入力に接続している。この出力電圧の印加に同期して基準電圧VREFを差動比較器30の反転入力に印加する。差動比較器30の出力はそれぞれに対応して具備されたデュアル・コンパレータ40に供給される。なお、デュアル・コンパレータ40の上下の基準電圧VOLおよびVOHは一樣に保持する。

【0008】ここで、この発明による液晶駆動ドライバIC試験装置も、図1に示される従来例と同様に、入力される比較的高圧の試験電圧V₁～V₄の選択を試験電圧切り替えスイッチSV1～SV4により実施し、試験電圧切り替えスイッチSV1を介して先ず第1に選択された電圧V₁が液晶駆動ドライバIC1に供給されてその結果である出力電圧VOUT1は出力電圧制御CLKにより出力端子TOUT1～出力端子TOUT160に順次に現れる様に構成されている。出力端子TOUT1～出力端子TOUT160に順次に現れる出力電圧VOUT1は差動比較器30₁～30₁₆₀の非反転入力に順次に供給される。これに対して、差動比較器30₁～30₁₆₀の反転入力には基準電圧回路20の出力端からテストパターンに同期した出力電圧制御CLKに同期して基準電圧VREF1(=V₁)が供給される。ここで、差動比較器30の出力は、 $V_{01} \sim V_{0160} = V_{OUT} - V_{REF}$ である。これらの差動比較器30の出力は順次にデュアル・コンパレータ40に供給され、これらの出力V₀₁～V₀₁₆₀は合否判定器60に順次に供給され、ここにおいて合格条件を満足しないICには不合格判定がなされる。試験電圧V₂～V₄が選択された場合も同様である。

【0009】デュアル・コンパレータ40の上下の電圧レベルをVOLおよびVOHとすると、合格条件は、 $V_{OL} \leq V_0 \leq V_{OH}$

である。合否判定のタイミング・チャートは図3に示される通りである。図3に示される例において、基準電圧VREF2の場合に鎖線により示されるVOUT2の出力の場合には出力レベルは電圧レベルVOHを超え、不合格(フェイル)と判定される。

【0010】次に、この発明の他の実施例を図4を参照

(7)

して説明する。図4において、差動比較器30の反転入力端および非反転入力端には減衰量A/Tのアッテネータ70或は70'を具備する。この様にすることにより試験測定されるべきIC1から出力される V_{OUT} と基準電圧 V_{REF} との間の差電圧は $1/A/T$ に減衰せしめられる。この減衰を後段の倍率増幅器80により補償することにより測定精度を向上することができる。減衰を更に大きくし、これを後段の倍率増幅器80の倍率を更に大きくして補償することにより差電圧の精度を更に向上することができる。また、差動比較器30の出力をA倍することにより差電圧の誤差を $1/A$ にすることができる。

【0011】

【発明の効果】差動比較器30を採用することにより高精度に基準電圧 V_{REF} と試験測定されるべきIC1の出力端子電圧 V_{OUT} との間の差電圧を検出できると共に後段のデュアル・コンパレータ40により合否の判定を容易に実施することができる。

【0012】そして、図3の合否判定のタイミング・チャートによると、測定開始から測定終了に至る測定時間は4msである。従って、差動コンパレータ装置を採用したこの発明の液晶駆動ドライバIC測定装置による試験時間÷DCパラメトリック試験装置による試験時間 $= 4 \times 10^{-3} \div 6.4 = 1 \div 1600$ である。即ち、この発明の差動コンパレータ装置による試験時間の短縮割合は従来のDCパラメトリック試験装置による試験時間の $1/1600$ ということである。

【0013】また、差動比較器30の入力端にアッテネータを具備してIC1から出力される V_{OUT} と基準電圧 V_{REF} との間の差電圧を減衰せしめ、この減衰を後段の倍率増幅器80により補償することにより差電圧の精度を向上することができる。更に、差動比較器30の出力をA倍することにより差電圧の誤差を $1/A$ にすることができる。

【図面の簡単な説明】

【図1】液晶駆動ドライバIC測定装置の従来例を説明する図。

【図2】この発明の実施例を説明する図。

【図3】合否判定のタイミング・チャート。

【図4】この発明の他の実施例を説明する図。

【符号の説明】

Sy 試験電圧切り替えスイッチ
 V_{OUT} 出力電圧
 CLK テストパターンに同期した出力電圧制御
 TOUT 出力端子
 V_{REF} 基準電圧
 1 液晶駆動ドライバIC
 20 基準電圧回路
 30 差動比較器
 40 デュアル・コンパレータ
 60 合否判定器
 70 アッテネータ
 70' アッテネータ
 80 倍率増幅器